为提高芯片的性能，鸿沟内历久取舍的模范是胁制收缩晶体管（处理信息的微型开关）尺寸，并在芯片上重叠多层器件。
可是，跟着摩尔定律增速放缓，器件越来越接近物理的极限，芯片制造商面对的最大挑战之一是，进一步袖珍化的挑战越来越大。
近期，好意思国伊利诺伊大学厄巴纳-香槟分校（UIUC）团队斥地了一种新式单片 3D 硅芯片集成手艺，通过肖似辊式转印工艺，在 200°C（摄氏度）以下的热预算条目下，使用厚度在 10nm（纳米）以下的超薄硅纳米膜，将高性能的硅基晶体管一层层叠上去。
询查东谈主员收尾了三层堆叠、每层 625 个晶体管，良率范围在 98% 至 100% 之间，不仅性能接近早期商用硅 MOSFET，同期展现出优于部分替代材料决议的概述制造上风。
该手艺为料理传统二维芯片微缩的物理极限提供了一种新决议，通过垂直堆叠大幅度提高了酌量密度，并大致裁减功耗，有望欺诈于 AI、高性能酌量以及 DRAM 等主流存储器。
此外，询查东谈主员指出，淌若将硅与其他材料集成在单片 3D 芯片中，还有可能开辟全新的欺诈鸿沟，举例垂直堆叠不同类型的单晶半导体可能制造出超灵巧的 X 射线探伤器面板或紧凑型多光谱成像系统。
关系论文发表在 Nature，论文题目为“Monolithic three-dimensional integration of silicon transistors”[1]。
亚搏体育app中国最新版本
图丨关系论文（开始：Nature）
“多年来，东谈主们永远以为制造单片 3D 芯片需要新式珍稀材料，举例碳纳米管、金属氧化物半导体或二维半导体（举例二维硫族化合物）等，”伊利诺伊大学厄巴纳-香槟分校曹庆（Qing Cao）副诠释注解对媒体暗意，“硅材料大致胜任这项职责，意味着这项手艺不错径直融入现存的制造工艺，有望极地面加速其在产业欺诈的程度。”
他的主要询查场所是斥地用于相当规电子系统、高性能纳米电子器件和生物电子学的功能纳米材料，凭借一系列先进职责，曾入选《麻省理工科技挑剔》“35 岁以下科技改进 35 东谈主”专家榜单。
图丨曹庆诠释注解（开始：UIUC）
在传统微芯片中，频繁使用金属氧化物半导体场效应晶体管（MOSFET），它由 n 型半导体和 p 型半导体组成。新式 3D 芯片的改进性在于从源流进行了材料遐想，询查东谈主员并莫得取舍现成的工艺，而是可在堆叠工艺启动前制备无结晶体管。
与 MOSFET 比拟，无结晶体管的源极、沟谈和漏极均为实足的 p 型或 n 型，无需像 MOSFET 那样需要造成 p-n 结材干职责。
制造高性能硅器件频繁需要接近 1，000℃ 的高温条目，百家乐2026世界杯中国官方下载为幸免损坏现存结构，在第一层电路和金属布线完成后，后续各层温度需要保捏在 400℃ 以下。而无结晶体管对高温条目的收尾相对更低，在该询查中，其所需温度不跨越 200℃。
图丨单晶硅纳米膜的晶圆级合座三维堆叠结构（开始：Nature）
从工艺经过来看，无结器件相对更简便，成心于裁减本钱和提高良率。询查东谈主员在 75 毫米硅晶圆上制造了三层无结晶体管，每层包含 625 个晶体管，每层晶体管散播在 40×40 mm² 区。这些器件的良率在 98% 到 100% 之间，同期性能与在更高温度下制造的尺度硅晶体管特地。
这种新式 3D 芯片取舍晶圆级辊移印刷工艺，将均匀掺杂单晶硅薄膜逐层铺设而成，薄膜厚度仅 10nm 以内，比东谈主的头发丝还细上万倍。这些薄膜具有超薄的特质且有一定柔韧性，因此可贴合基层款式，从而在一定程度上幸免了刚性晶圆间键合中常见的闲隙和翘曲问题。
为收尾硅纳米膜的褂讪革新与堆叠，并幸免裂纹、褶皱等舛误产生，询查东谈主员针对工艺经过进行了多项工程方面的治愈和优化。举例，在某些蚀刻标准中添加名义活性剂以裁减名义张力；添加团聚物复旧层以增强机械褂讪性和保护名义；取舍辊压层压工艺在革新过程中，施加均匀压力等。
新式单片 3D 硅芯片性能优异。实测成果泄露，p 型晶体管的充足电流密度在 650 微安每微米以上，n 型也达到 550 微安每微米，开关比达到 10 的 6 次方，亚阈值摆幅在 80 到 120 毫伏每十倍频之间。
图丨单片式 3D 集成逻辑电路（开始：Nature）
在电路考证方面，询查团队将 p 型和 n 型晶体管区别放在不同层，然后通过垂直金属陆续将各层陆续起来，并构建了由散播在 3D 芯片三层上的晶体管组成的各式逻辑门和电路，包括反相器、与非门、或非门以及六晶体管 SRAM 单位。与平面布局比拟，三维反相器和非门的集成密度提高了约 1 倍，存储器单位的集成密度提高了 3 倍阁下。
该手艺让咱们看到了一种新的可能性：垂直堆叠无需殉国晶体管的性能。况兼，辊式转印成就和工艺与现存产线实足兼容，为基于单晶硅的摩尔定律延续提供了一条可彭胀的旅途。
现阶段，该手艺仍处于本质室和小批量原型制备阶段，未来跟着这项手艺向大限度坐褥彭胀，有望制造出密度更高、能效更高、互连线更短的芯片。当今，询查团队正在与 IBM、英特尔和台积电等公司洽谈配合事宜，他们但愿早日将这项手艺落地欺诈。
参考贵府：
1.Lam， B.， Yu， Y.M.， Nam， H. et al. Monolithic three-dimensional integration of silicon transistors. Nature (2026). https://doi.org/10.1038/s41586-026-10496-6
2.https://spectrum.ieee.org/3d-chips
3.课题组主页：https://qingcaolab.matse.illinois.edu/group/
运营/排版：何晨龙
注：封面/首图由 AI 缓助生成百家乐下载(中国)